薪酬概览
平均月薪
¥25200
中位数 ¥22500 ｜ 区间 ¥19900 - ¥30500
数据来源：谈职全网34份招聘数据；更新时间：2026年7月13日
月薪分布
64.7% 人群薪酬落在 15-30k
三大影响薪酬的核心维度
影响薪资的核心维度1：工作年限
影响薪资的核心维度2：学历背景
市场需求
6月新增岗位
44
对比上月：岗位新增24
数据由各大平台公开数据统计分析而来，仅供参考。
岗位需求趋势
不同经验岗位需求情况
| 工作年限 | 月度新增职位数 | 职位占比数 |
|---|---|---|
| 应届 | 29 | 70.7% |
| 3-5年 | 2 | 4.9% |
| 5-10年 | 8 | 19.5% |
| >10年 | 2 | 4.9% |
热招职位
1、负责测试，包括参与需求分析、设计评审，制定测试方案并评估风险；
2、能独立或带领其他工程师执行项目测试，包括分配测试资源，构建测试环境，设计和执行测试用例，缺陷跟踪和质量分析等 ；
3、在项目中保持和项目经理、产品经理、开发的积极有效沟通，快速推动问题解决；
4、编制相关的手册及文档；
5、负责对测试方法及测试工具等测试相关内容进行培训；
6、推动建设自动化测试体系，管理团队提升测试的质量和效率。
1. 承接产品和市场需求，分解到芯片产品定义规格书，并进行相关系统架构设计，输出SOC上层和详细系统架构（包括计算系统，控制系统，内存系统，总线，互联接口，电源控制，功耗/面积/封装约束等）
2. 负责芯片SOC层面的架构/微架构设计，包括时钟、电源域、互联接口、总线优化、MMU，片上内存包括系统缓冲和一致性等设计，性能/功耗/面积优化和评估，相关领域的竞品分析，竞争力分析等
3. 负责芯片的封装选型和路标策略（比如chiplet方案）
4. 负责三方SOC层面的IP评估和选型
5. 联合相关团队，构建SOC层面的性能和功耗仿真和验证模型，支持芯片设计和验证
1. 从功耗的维度参与软硬件协同策略和芯片总体架构方案设计
2. 负责芯片功耗场景的分析和定义，完成芯片总体功耗目标的制定，并将总体目标分解至各个子系统
3. 设计SoC低功耗架构,包括供电架构（Voltage domain, Power rail和Power domain）和Power Sequence，从PMIC到IP级的电源网络方案，Thermal方案，DVFS方案，Clock domain，以及不同层次的Clock gating方案等
4. 定义SoC和每个子系统的Power state，唤醒方案，以及相应功耗指标
5. 构建SoC层面的性能和功耗仿真平台和验证模型，负责芯片关键功耗场景的环境搭建、仿真验证、功耗测试及结果分析，指导优化算法和前端RTL设计
6. 根据功耗仿真与测试等结果，与软件和硬件团队合作，优化微架构和软硬件策略，提升芯片能效
7. 了解边缘AI芯片技术和性能/功耗优化技术的最新进展，探索新的性能/功耗方法学
Agent 架构设计与落地：负责 AI Agent 的技术方案设计与核心架构的搭建，探索和引入业界前沿的 Agent 框架（如 LangChain, LlamaIndex 等）及相关技术，并确保其在千万级用户产品中的高效、稳定运行。
Agent 产品开发：作为核心成员参与 AI 助手的产品迭代，专注于 Agent 功能的开发与实现，包括任务规划（Planning）、工具调用（Tool-use）、记忆（Memory）和自主学习等关键模块。
技术预研与创新：
持续跟进大语言模型、AI Agent 等领域的最新技术进展，进行前瞻性的技术预研和原型验证，为产品的未来发展方向提供技术驱动力。
性能优化与工程实践：
负责 Agent 服务的性能分析与优化，解决在实际应用中遇到的工程挑战，提升系统的响应速度、稳定性和资源利用率。
团队协作与知识分享：
与产品经理、算法工程师和客户端开发团队紧密合作，共同推动项目落地。同时，积极参与团队内部的技术分享，共同促进团队成长。
1. 具备优秀的工程实现能力，熟练掌握 C/C++、Python 等常用开发语言，编码规范与工程化意识良好。
2. 熟悉主流深度学习框架（TensorFlow、PyTorch 等），具备实际项目开发与性能调优经验。
3. 熟悉并行/异构计算体系结构，在 TPU/NPU/GPU 至少一种平台有 5 年及以上的开发与优化经验。
4. 有业界常用高性能库（CUDA、cuDNN、TensorRT、OpenCV 等）的开发或性能优化经验者优先。
5. 理解指令流水与计算机体系结构，具备面向性能的系统级思维与问题定位能力。
6. 具备良好的团队协作与沟通能力，能够清晰表达技术方案，与跨团队成员高效配合推进项目落地。
- 本科及以上，计算机/电子/通信相关，5 年+ 高速互连/网络/集群架构经验
- 精通Mesh或Crossbar总线架构设计
- 精通至少一类互连技术：InfiniBand、RoCE、PCIe、CXL、NVLink，有实战调优
- 熟悉RDMA、路由交换、拥塞控制、故障排查
- 具备端到端性能分析、压测、问题定位与跨团队推动能力
加分项
- 大模型分布式计算（NCCL/Megatron）通信优化经验
1、深度参与或主导CPU/GPU/AI处理器中缓存子系统的架构方案制定和评估；
2、负责缓存层次结构、容量、关联度、替换策略、预取算法等关键微架构设计；
3、设计并优化缓存一致性协议（如MESI、MOESI及其变种）在复杂多核/众核系统中的实现；
4、定义缓存与内存控制器（DDR/HBM）、片上网络（NoC）之间的高效接口与协议。分析各类负载（如SPEC CPU, 大数据，AI训练/推理）下的缓存性能瓶颈（命中率、带宽、延迟）。
1.硬件能力
•计算机体系结构 / 微电子 / 通信硕士及以上，5 年以上 GPU / NPU / GPGPU多核架构经验；
•至少一次大算力芯片完整项目经验；
•熟悉并行编程模型（SIMT、SIMD、SPMD）、Cache Coherence、NoC、Chiplet、DDR/HBM、PCIe/CXL等领域架构知识。
2.软性能力
• 了解 LLM、MoE、Diffusion、稀疏化、量化、Flash-Attention ；
• 具备跨团队协调与落地架构的技术沟通能力；
• 拥有CUDA，GPGPU架构经验者优先。
1、手机、穿戴设备工业设计趋势研究和创新提案
2、路标项目的ID设计、CMF设计、量产跟踪
3、配合/推动研发开展创新工艺预研
4、牵引串联产品，研发，市场等横向部门，推动设计高质量落地。
5、协助完成设计规范的制定及后续迭代更新
6、其他设计相关事项
1、负责智能座舱测试工作的全面监督与管理：负责智能座舱领域全面的测试业务监督与管理、预算申报和执行管理
2、负责搭建座舱测试团队，指导团队可持续发展和能力提升：统筹本专业知识积累、经验总结等工作，并将其转化为工作提升的方法论，用于指导座舱测试持续发展；统筹员工培训工作，培养本领域骨干人才
3、负责从用户体验角度找出定义的问题，并协助功能优化：从用户体验、产品架构、产品设计角度出发，对以上各功能进行测试用例和测试计划评审，包括手动自动台架测试，路试等测试用例
4、负责智能座舱测试技术研发工作：发展规划类专项课题；问题解决类攻关课题
1. 负责服务器/交换机产品系统硬件设计，保证产品方案领先性、成本优势和综合竞争力，参与产品端到端交付；
2. 负责原始需求的分析、评估与分解，提前识别风险点，解决开发过程中遇到的问题；
3. 负责推动各领域按照硬件系统方案按期完成开发和测试工作，保证最终硬件系统的交付质量；
4. 负责持续跟踪和分析友商竞品的优劣势，为平头哥产品定义和设计提供参考依据；
5. 跟进业界技术发展趋势，参与平头哥芯片与硬件产品路标的规划；
1、负责智能座舱测试用例设计：负责智能座舱领域的测试用例设计；负责组织智能座舱领域的测试用例评审
2、负责智能座舱测试用例执行：负责智能座舱测试台架的搭建，试验用车的整备；负责智能座舱测试用例执行、缺陷提交和验证；负责智能座舱测试报告编写，测试活动总结
3、负责智能座舱测试问题沟通：与相关部门进行技术沟通，验证测试问题