上海技术研发部总监
技术研发部总监是一家公司中负责领导和管理技术研发团队的高级管理职位。总监在技术决策和战略规划方面发挥重要作用，负责领导团队进行创新性的研究和开发工作，推动技术创新与产品研发。总监需要与其他部门合作，确保技术研发与业务目标紧密结合，同时负责制定和执行部门的预算和资源分配。此外，总监还需要关注行业发展动向和竞争对手的情况，以保持公司在技术领域的竞争优势。总监需要具备高度的技术专业知识和领导才能，能够促进团队协作和推动创新，以实现公司的长期发展目标。
薪酬概览
平均月薪
¥32000
中位数 ¥31300 ｜ 区间 ¥25100 - ¥38800
数据来源：谈职全网10份招聘数据；更新时间：2026年7月13日
月薪分布
60% 人群薪酬落在 >30k
三大影响薪酬的核心维度
影响薪资的核心维度1：工作年限
影响薪资的核心维度2：学历背景
市场需求
6月新增岗位
11
对比上月：岗位减少13
数据由各大平台公开数据统计分析而来，仅供参考。
岗位需求趋势
不同经验岗位需求情况
| 工作年限 | 月度新增职位数 | 职位占比数 |
|---|---|---|
| 应届 | 5 | 71.4% |
| >10年 | 2 | 28.6% |
热招职位
1.负责CAS设计发展路线与技术战略制定，构建长效体系；
2.负责标准流程制定优化，搭建标准化管理框架并落地；
3.负责人才培养体系搭建，完善人才发展机制；
4.负责行业趋势对标，构建创新体系，提出战略技术升级建议。
1.负责核心项目CAS数据设计与质量管控，聚焦问题排查解决；
2.负责上下游对接工作，协调跨部门分歧难题，保障设计顺畅推进；
3.参与标准流程制定，反馈一线问题并提出优化建议；
4.负责团队作业指导，解决成员技术问题，积累案例；
5.参与新技术开发与应用，推动技术在项目中落地。
In this role, you will work with hardware and software engineering groups to define the next-generation inter-chip network architecture for high-performance AI chip and AI network.
* Identifies the challenging problems, and evaluate various architectural solutions for the next-generation of network for AI chip and AI Super Pod.
* Gets strong influences on future AI products by advanced architecture design as the excellent interface between software and hardware.
* Architecture design of AI chip to chip interconnect subsystem, Scale-up Switch chip, C2C link, and etc.
* Documents the high-level architecture specification.
* Participation in defining the micro-architecture of key subsystem.
* Strong technical leadership to achieve successful delivery of final silicon product.
* Works closely with design, software, system, and verification team.
1.面向穿戴、办公AI硬件、陪伴类AIoT全品类产品，负责Linux/RTOS系统层需求拆解、方案设计与落地推进。
2.结合端侧AI能力，优化系统算力分配、内存调度、功耗管理，输出软硬件协同解决方案。
3.承接产品需求并转化为系统级技术规范，对接内核、驱动、测试团队，解决外设适配、系统兼容性等技术问题。
4.调研嵌入式系统及端侧AI前沿技术，输出系统优化方案，迭代固件能力，提升整机稳定性与AI交互体验。
5.分析系统运行日志与用户反馈，闭环系统卡顿、功耗异常等问题，支撑各产品线稳定迭代。
1. 承接产品和市场需求，分解到芯片产品定义规格书，并进行相关系统设计，输出AI计算子系统上层和详细系统架构（包括AI算力和算子支持，片上内存和缓存结构，相关编程生态环境和编译器支持，目标AI网络支持的优化支持和相应数据流等）
2. 负责AI计算子系统以及复杂模块的架构/微架构设计，包括和编译器的联合设计，性能/功耗/面积优化和评估，相关领域的竞品分析，竞争力分析等
3. 负责三方相关IP评估和选型
4. 联合相关团队，构建AI计算子系统性能和功耗仿真和验证模型，支持芯片设计和验证
技术规划与落地：主导智能汽车座舱软件技术方案设计（如中控系统、人机交互功能开发），跟进市场技术趋势，确保产品符合当地需求与行业标准
项目管理：带领团队完成座舱软件从需求分析到测试交付的全流程开发，把控进度、质量与成本，协调跨部门（研发、测试、硬件等）资源。
业务对接：团队高效沟通，精准理解需求（如界面风格偏好、功能定制），推动技术方案适配市场，解决合作中的技术问题。
技术预研与团队提升：探索新技术（如多模态交互、AI 座舱应用）在产品中的落地，组织内部技术分享，提升团队整体技术水平。
1. 核心架构规划与设计
负责智能座舱互联互通领域整体技术架构的规划、设计与迭代，搭建稳定、高效、可扩展的车机互联技术体系。核心覆盖手机-车机互联全场景技术架构，包括主流协议（CarPlay/Android Auto/HiCar）适配架构、自研互联协议架构设计，以及蓝牙/USB/Wi-Fi/BLE等多连接方式的底层技术架构，同时统筹音频路由、通话流转、位置服务、投屏与任务无缝流转等核心模块的架构设计与技术选型。
针对非洲及新兴市场存量旧车（无屏、低配车机为主）的差异化场景，主导设计轻量化互联技术架构，攻克语音版互联交互架构、蓝牙/OBD/外挂盒子等轻量连接方案的底层技术瓶颈，确保架构适配低配置硬件环境并满足核心体验需求。
2. 技术路线规划与演进
基于传音手机端系统能力、AI技术储备及终端生态优势，牵头制定车机互联技术长期演进路线图，明确从“基础连接稳定”到“多端协同高效”再到“AI场景化智能互联”的各阶段技术目标与架构升级路径。
主导架构层面的技术预研与创新，跟踪全球车机互联技术前沿趋势（如Google CSP、AAOS、车厂原生互联架构、自定义协议创新等），将新技术、新方案融入架构设计，保障产品技术领先性。
3. 技术攻坚与架构落地
负责解决车机互联领域核心技术难题，针对连接稳定性、连接成功率、跨端数据同步效率、音频卡顿、投屏延迟等关键体验问题，从架构层面提出根本性解决方案并推动落地验证。
输出架构设计文档（ADR）、技术方案说明书、接口规范、架构图等核心技术文档，指导手机系统、车载端、连接协议、硬件等研发团队的具体实现工作，确保架构设计精准落地。
4. 跨团队技术协同与管控
统筹协调内部跨团队资源，包括手机系统研发、车载研发、连接协议开发、硬件研发、测试等团队，明确各团队在架构落地中的职责与接口，解决跨团队技术协同中的架构冲突与依赖问题，保障项目按技术规划推进。
对接第三方合作方（车厂、Tier1、连接方案商、地图/音乐服务商等），主导技术层面的方案对齐、架构适配与兼容性验证，确保第三方能力与自研架构无缝融合，保障阶段性交付质量与技术指标达标。
5. 技术生态建设与标准制定
牵头构建车机互联技术生态体系，制定架构层面的技术标准、接口规范、兼容性认证流程及核心体验指标（如连接成功率、延迟阈值、稳定性时长等），推动形成标准化的技术输出能力。
基于架构迭代与技术落地经验，沉淀架构设计方法论与最佳实践，赋能团队技术能力提升，提升公司在车机互联领域的技术影响力。
1、深度参与或主导CPU/GPU/AI处理器中缓存子系统的架构方案制定和评估；
2、负责缓存层次结构、容量、关联度、替换策略、预取算法等关键微架构设计；
3、设计并优化缓存一致性协议（如MESI、MOESI及其变种）在复杂多核/众核系统中的实现；
4、定义缓存与内存控制器（DDR/HBM）、片上网络（NoC）之间的高效接口与协议。分析各类负载（如SPEC CPU, 大数据，AI训练/推理）下的缓存性能瓶颈（命中率、带宽、延迟）。
1、整机柜方案设计：负责AI服务器机柜的系统级方案，包括节点/加速卡/交换板的布局、高速互联走线策略（PCIe、以太网）、背板或中板接口定义。
2、供电与散热方案：确定整柜供电架构（PSU选型、配电拓扑、冗余策略），结合功耗预算（单柜30kW起步）给出供电约束；参与散热方案选型（风冷/液冷），与热设计团队对齐冷板布局及流道分配。
3、跨领域方案拉通：作为硬件、结构、散热、固件之间的技术接口，解决设计冲突（比如散热风道占用高速线走线空间、结构件遮挡电源连接器等），输出可执行的整机方案。
4、技术评审与兜底：评审各模块输出（原理图、Layout、结构图、散热仿真报告），能识别关键风险；主导系统级调测，定位整柜层面的问题（如某槽位信号质量低于预期是背板走线问题还是连接器选型问题）。
5、转产支持：跟进小批量试制，解决生产中的系统级问题（组装干涉、散热不均、供电不稳等），支撑规模化交付。
1.硬件能力
•计算机体系结构 / 微电子 / 通信硕士及以上，5 年以上 GPU / NPU / GPGPU多核架构经验；
•至少一次大算力芯片完整项目经验；
•熟悉并行编程模型（SIMT、SIMD、SPMD）、Cache Coherence、NoC、Chiplet、DDR/HBM、PCIe/CXL等领域架构知识。
2.软性能力
• 了解 LLM、MoE、Diffusion、稀疏化、量化、Flash-Attention ；
• 具备跨团队协调与落地架构的技术沟通能力；
• 拥有CUDA，GPGPU架构经验者优先。