上海FPGA开发
FPGA开发是在数字电路设计领域中进行硬件描述语言编程和逻辑设计的工作。该职位需要深入了解FPGA架构，具备卓越的逻辑设计和数字信号处理能力。FPGA开发人员负责将电路设计转化为可编程逻辑器件的配置文件，并进行验证和调试。他们需要与硬件工程师和软件工程师紧密合作，确保FPGA系统与整个系统的集成。此外，FPGA开发人员还负责优化电路设计，以提高性能和降低功耗。在这个角色中，良好的沟通能力和解决问题的能力至关重要，以确保项目按时交付并满足需求。
薪酬概览
平均月薪
¥25000
中位数 ¥26500 ｜ 区间 ¥18600 - ¥31300
数据来源：谈职全网59份招聘数据；更新时间：2026年7月13日
月薪分布
69.5% 人群薪酬落在 15-30k
三大影响薪酬的核心维度
影响薪资的核心维度1：工作年限
影响薪资的核心维度2：学历背景
市场需求
6月新增岗位
80
对比上月：岗位新增7
数据由各大平台公开数据统计分析而来，仅供参考。
岗位需求趋势
不同经验岗位需求情况
| 工作年限 | 月度新增职位数 | 职位占比数 |
|---|---|---|
| 应届 | 44 | 57.9% |
| 1-3年 | 14 | 18.4% |
| 3-5年 | 8 | 10.5% |
| 5-10年 | 5 | 6.6% |
| 不限经验 | 5 | 6.6% |
热招职位
1. 负责MCU的功能软件集成，集成调试, 问题分析， 软件维护及版本管理。
2. 负责MCU相关ASPICE文档的编写（如需求分解，软件架构设计，单元模块详细设计等)。
3. 负责AUTOSAR软件开发, 包括但不限于进行MCAL(CAN, SPI, I2C, PWM, IRQ等), BSW(OS, COM, DIAG, NVM, XCP, NM等), RTE的配置开发。
4. 负责CICD 测试用例开发及维护。
职位要求
1.本科及以上学历，车辆工程、软件、 计算机或者电子类相关专业。
2. 具有2年以上工作经验。
3.熟练使用C/C++语言，python语言（必须），具备良好的编程风格。
4.基本硬件原理图理解能力。
5. 基本设备，示波器, 分析仪, 调试器等使用经验。
1. 负责MCU的功能软件集成，集成调试, 问题分析， 软件维护及版本管理。
2. 负责MCU相关ASPICE文档的编写（如需求分解，软件架构设计，单元模块详细设计等)。
3. 负责AUTOSAR软件开发, 包括但不限于进行MCAL(CAN, SPI, I2C, PWM, IRQ等), BSW(OS, COM, DIAG, NVM, XCP, NM等), RTE的配置开发。
4. 负责CICD 测试用例开发及维护。
1、基于产品需求负责手机总体架构方案设计的统筹和堆叠3D的输出，评估方案的可实现性，产品价值点的验证跟踪落地；
2、负责结构贴片物料清单的制作、机头BOM审核和FPC定制物料图纸设计，并跟踪打样；
3、负责项目试制及可靠性问题的分析解决，总结经验，形成报告；
4、负责结构堆叠相关行业新技术洞察、专项开发、验证、形成技术结项文档并导入项目；
5、负责友商新产品洞察、拆机分析、总结拆机报告。
1、本科及以上学历，机械工程、车辆工程、机电一体化或相关专业毕业；
2、至少3年汽车行业工作经验，有线控悬架系统开发经验者优先考虑；
3、熟悉汽车电子控制系统原理，了解线控悬架的工作机制；
4、掌握MATLAB/Simulink等仿真工具的应用；
5、掌握CANoe/CANape等测试，标定类工具；
6、掌握项目管理的相关技能；
7、具备良好的英语读写能力，能够无障碍阅读英文技术文献；
8、熟悉ISO26262 汽车电子电气系统的功能安全国际标准；
9、熟悉ASPICE 汽车软件过程改进及能力评定；
10、具备AI意识，且熟练使用AI工具者优先。
1、本科及以上学历，车辆工程、控制工程、自动化、机电一体化、电子工程等相关专业。
2、3年及以上汽车底盘电控软件系统集成经验，完整参与至少1个量产底盘电控项目，具备从概念到SOP的全流程经验；同时熟悉制动、转向、悬架三大电控系统者优先。
3、持有有效驾照，可支持试车场试验。
4、专业核心能力
-VMC整车运动控制：精通横/纵/垂三向融合控制原理，熟悉VMC统筹制动、转向、悬架协同控制架构，了解车身动力学基础理论。
-精通车载通信：CAN/CAN FD、DBC、UDS诊断、CANoe/CANape总线工具，能独立完成信号交互、总线冲突排查。
-建模/开发：精通MATLAB/Simulink/动力学仿真软件（如CarSim），熟悉C/C++/Python。
-熟悉HIL台架、MIL/SIL仿真、能独立编写集成测试用例、DVP验证方案。
1、1年以上硬件或EMC开发经验；
2、电力电子、自动化、电机、电路与系统、自动化控制等专业硕士及以上学历；
3、了解电力电子知识、电力电子基本拓扑结构，具备电磁仿真、电路仿真和散热设计能力；
4、熟练掌握基本电路及电磁仿真工具；
5、良好的沟通，团队合作，抗压能力强；
6、专业对口的26届，25届，24届校招也可接受。
1、精通C/C++编程语言，具备扎实的编码能力和良好的代码规范意识；
2、深入理解嵌入式系统的常见接口协议，包括但不限于 UART、PCIe、USB、I²C 等，能够进行底层调试与分析；
3、具备某一硬件模块的 Bring-up 经验（如 Display、Audio、Charger 等），熟悉从芯片 datasheet 到软件实现的全流程；
4、熟练掌握固件开发流程，了解 UEFI 或 EC 开发环境者优先；
5、有 Windows 驱动开发经验者优先，尤其是 WDM/WDF 框架的实际项目经历；
6、能够阅读和理解硬件原理图，并基于此完成对应模块的驱动程序开发；
7、具备较强的学习能力、沟通能力和解决问题的能力，能够在复杂环境中快速定位问题。
1、负责智能机基带模块的架构设计，包括原理图设计、堆叠评审、摆件评审；
2、负责基带模块新功能的预研和项目落地，包括新功能原理设计，调试等；
3、负责基带的器件选型；
4、负责项目中疑难问题的攻关。
1、负责手机Host端LPDDR/EMMC/UFS子系统的软件参数优化，提升系统性能/稳定性；
2、负责手机Host端LPDDR/EMMC/UFS子系统的软件新功能开发&验证；
3、负责手机Host端LPDDR/EMMC/UFS系统技术洞察、参与存储技术路线规划。
1、本科及以上，计算机/电子工程/微电子相关专业。
2、5-10年Cadence Vision DSP（P6/Q6/Q7/Q8）开发经验，有完整算子库/模型部署项目经验。
3、精通Xtensa ISA、SIMD/VLIW架构，熟练用C/C++、Xtensa汇编/Intrinsic开发优化算子；熟悉TIE指令扩展、XT-XRAY等工具。
4、深入理解CNN/Transformer算子原理，掌握PTQ/QAT量化算子开发；具备访存优化、指令级调优、多核并行优化能力。
5、加分项：
1）有车载ASIL-B/D功能安全开发、XNNC编译器开发经验。
2）熟悉OpenCV/NNAPI，有端侧AI模型部署经验；了解CEVA/Qualcomm Hexagon等其他DSP。
1.负责AI加速器用户态驱动、内核态驱动开发；
2.参与软硬件联调、设备 bring-up、功能验证、异常定位与问题收敛，推动复杂问题闭环；
3.参与AI加速器性能、功耗分析与优化。
架构竞争力构建：
负责堆叠方案的规划，输出具备竞争力的方案，对产品的综合竞争力承担责任
创新和突破：
主导新技术的应用与落地，确保产品架构竞争力在行业中保持领先地位，推动产品的技术创新与升级
构建架构技术壁垒，引领部门技术与产品创新，实现公司重大业务突破
技术支持：
主导攻克跨架构、结构、硬件等领域的重大技术问题，确保技术能够落地实施
负责堆叠领域内技术问题的决策提升
人员培养和能力建设：
负责堆叠领域专家团队的能力建设，提升团队专业技术水平
完善堆叠领域的标准、流程、规范和知识体系