上海FPGA研发工程师
FPGA研发工程师是负责开发和设计可编程逻辑器件（FPGA）的专业人士。他们通常参与从需求分析、架构设计到验证和验证的全过程。在需求分析阶段，他们与团队合作，了解客户需求并确定产品规格。然后，他们设计FPGA的逻辑架构、功能模块和电路连接，并进行RTL设计。在验证阶段，他们使用Verilog或VHDL语言编写验证测试台，并执行功能验证和时序验证。FPGA研发工程师还负责解决FPGA设计中的性能和功耗优化问题，确保产品能够满足设计要求。他们需要具备扎实的数字电路设计和FPGA开发经验，熟悉EDA工具和开发流程，并具备良好的团队合作和沟通能力。该职位通常需要具备计算机工程、电子工程或相关领域的学士或以上学位。
薪酬概览
平均月薪
¥25000
中位数 ¥26500 ｜ 区间 ¥18600 - ¥31300
数据来源：谈职全网59份招聘数据；更新时间：2026年7月13日
月薪分布
69.5% 人群薪酬落在 15-30k
三大影响薪酬的核心维度
影响薪资的核心维度1：工作年限
影响薪资的核心维度2：学历背景
市场需求
6月新增岗位
80
对比上月：岗位新增7
数据由各大平台公开数据统计分析而来，仅供参考。
岗位需求趋势
不同经验岗位需求情况
| 工作年限 | 月度新增职位数 | 职位占比数 |
|---|---|---|
| 应届 | 44 | 57.9% |
| 1-3年 | 14 | 18.4% |
| 3-5年 | 8 | 10.5% |
| 5-10年 | 5 | 6.6% |
| 不限经验 | 5 | 6.6% |
热招职位
架构竞争力构建：
负责堆叠方案的规划，输出具备竞争力的方案，对产品的综合竞争力承担责任
创新和突破：
主导新技术的应用与落地，确保产品架构竞争力在行业中保持领先地位，推动产品的技术创新与升级
构建架构技术壁垒，引领部门技术与产品创新，实现公司重大业务突破
技术支持：
主导攻克跨架构、结构、硬件等领域的重大技术问题，确保技术能够落地实施
负责堆叠领域内技术问题的决策提升
人员培养和能力建设：
负责堆叠领域专家团队的能力建设，提升团队专业技术水平
完善堆叠领域的标准、流程、规范和知识体系
1.负责TWS/AI 耳机、智能手表、AI颈环等AIdevice相关的音频电路与声学系统设计、器件选型；
2.主导音频硬件 + 声学堆叠+声学结构前期方案设计与风险评估，后期音效调试；
3.负责ANC/ENC/ 通话降噪硬件方案设计、调试与指标达标（频响、THD、SNR、降噪量）；
4.构建穿戴音频硬件技术规范、测试标准、器件库，支撑多产品复用；
5.持续洞察和迭代蓝牙音频、AI语音、低功耗codec，微型声学器件等新技术，提高音频产品竞争力。
1.电子、电气、自动化、等相关专业，本科及以上学历；
2.具备机器人关节驱动器研发相关工作经验； 1年以上工作经验；
3.能够熟练使用EDA或其他类似EDA工具，熟练设计多层PCB经验；
4.熟悉工业总线，如CAN/CANFD、EtherCAT；
5.精通STM32、arm等处理器开发流程及方法；
6.熟悉相关安规要求、具备解决EMC等常见干扰问题者优先；
7.责任心强，学习能力强，良好的计划性，思维敏捷，具有良好的沟通、协调和团队协作能力。
资深射频工程师（desense 方向）-上海/重庆(J19514)
1.负责屏/CAM相关Desense攻关与优化
2.解决屏/CAM对射频链路的干扰问题
3.搭建专项测试环境并完成全场景验证
4.牵头相关项目及跨部门协同
5.对接屏/CAM供应商，把控技术要求
6.优化量产测试流程，保障交付质量
7.沉淀技术文档与培养专业人才
8.跟踪屏/CAM及射频相关技术趋势
1. 负责设计原理图，检查PCB走线。
2. 负责电子元器件选型，输出电子物料清单，配合供应链降低物料成本。
3. 负责生产支持，包括物料确认、贴片首件确认、生产测试支持、组装测试支持。
4. 负责硬件功能调试、设计错误优化修改。
5. 负责配合、跟进PCB工程师、射频工程师解决疑难问题，跟踪硬件开发进度。
6. 负责硬件功能模块的新技术跟踪、调研，并输出总结。
1、负责手机Host端LPDDR/EMMC/UFS子系统的软件参数优化，提升系统性能/稳定性；
2、负责手机Host端LPDDR/EMMC/UFS子系统的软件新功能开发&验证；
3、负责手机Host端LPDDR/EMMC/UFS系统技术洞察、参与存储技术路线规划。
1、负责智能机基带模块的架构设计，包括原理图设计、堆叠评审、摆件评审；
2、负责基带模块新功能的预研和项目落地，包括新功能原理设计，调试等；
3、负责基带的器件选型；
4、负责项目中疑难问题的攻关。
1、负责手机Host端LPDDR/EMMC/UFS子系统的软件参数优化，提升系统性能/稳定性；
2、负责手机Host端LPDDR/EMMC/UFS子系统的软件新功能开发&验证；
3、负责手机Host端LPDDR/EMMC/UFS系统技术洞察、参与存储技术路线规划。
1、本科及以上，计算机/电子工程/微电子相关专业。
2、5-10年Cadence Vision DSP（P6/Q6/Q7/Q8）开发经验，有完整算子库/模型部署项目经验。
3、精通Xtensa ISA、SIMD/VLIW架构，熟练用C/C++、Xtensa汇编/Intrinsic开发优化算子；熟悉TIE指令扩展、XT-XRAY等工具。
4、深入理解CNN/Transformer算子原理，掌握PTQ/QAT量化算子开发；具备访存优化、指令级调优、多核并行优化能力。
5、加分项：
1）有车载ASIL-B/D功能安全开发、XNNC编译器开发经验。
2）熟悉OpenCV/NNAPI，有端侧AI模型部署经验；了解CEVA/Qualcomm Hexagon等其他DSP。
1. 负责MCU的功能软件集成，集成调试, 问题分析， 软件维护及版本管理。
2. 负责MCU相关ASPICE文档的编写（如需求分解，软件架构设计，单元模块详细设计等)。
3. 负责AUTOSAR软件开发, 包括但不限于进行MCAL(CAN, SPI, I2C, PWM, IRQ等), BSW(OS, COM, DIAG, NVM, XCP, NM等), RTE的配置开发。
4. 负责CICD 测试用例开发及维护。
职位要求
1.本科及以上学历，车辆工程、软件、 计算机或者电子类相关专业。
2. 具有2年以上工作经验。
3.熟练使用C/C++语言，python语言（必须），具备良好的编程风格。
4.基本硬件原理图理解能力。
5. 基本设备，示波器, 分析仪, 调试器等使用经验。
1. 负责MCU的功能软件集成，集成调试, 问题分析， 软件维护及版本管理。
2. 负责MCU相关ASPICE文档的编写（如需求分解，软件架构设计，单元模块详细设计等)。
3. 负责AUTOSAR软件开发, 包括但不限于进行MCAL(CAN, SPI, I2C, PWM, IRQ等), BSW(OS, COM, DIAG, NVM, XCP, NM等), RTE的配置开发。
4. 负责CICD 测试用例开发及维护。
1、基于产品需求负责手机总体架构方案设计的统筹和堆叠3D的输出，评估方案的可实现性，产品价值点的验证跟踪落地；
2、负责结构贴片物料清单的制作、机头BOM审核和FPC定制物料图纸设计，并跟踪打样；
3、负责项目试制及可靠性问题的分析解决，总结经验，形成报告；
4、负责结构堆叠相关行业新技术洞察、专项开发、验证、形成技术结项文档并导入项目；
5、负责友商新产品洞察、拆机分析、总结拆机报告。