武汉数字后端设计工程师

负责将前端设计的电路网表转化为可制造的物理版图，通过布局布线、时序收敛与功耗分析等技术手段，在性能、功耗、面积的约束下实现芯片成功流片，支撑芯片功能、成本与上市周期的商业目标。