西安数字前端工程师

负责将芯片系统架构转化为可综合的RTL代码，通过Verilog/SystemVerilog实现功能逻辑，运用UVM验证和时序优化确保设计满足PPA指标，支撑芯片流片成功与产品性能达标。