武汉版图设计工程师

将电路逻辑网表转化为符合制造工艺规则的几何图形（GDSII），通过物理验证与优化，确保芯片在性能、功耗、面积（PPA）和可制造性（DFM）间达到最优平衡，支撑芯片一次流片成功。