武汉IC后端工程师

将芯片逻辑设计（RTL）转化为可制造的物理版图（GDSII），通过布局布线、时序收敛和物理验证确保芯片在特定工艺节点下实现性能、功耗、面积（PPA）的最佳平衡，支撑芯片一次流片成功与量产可靠性。