武汉数字后端工程师

将芯片逻辑设计（RTL）转化为可制造的物理版图（GDSII），通过布局布线、时序优化和物理验证，确保芯片在性能、功耗、面积（PPA）上达到设计目标，支撑芯片流片与量产。