高级先进封装工程师

1、主导高带宽内存封装设计与优化，包括TSV、Microbump、Interposer设计及信号/电源完整性分析；

2、参与芯片-封装协同设计（Co-Design），从架构层面优化芯片布局与封装互连方案，提升系统级性能与可靠性；

3、开发3D/2.5D先进封装技术（如CoWoS、InFO、HBM异构集成等），解决热管理、应力匹配等关键挑战；

4、搭建封装仿真模型（ANSYS、Cadence等工具），完成电-热-力多物理场耦合验证；

5、与芯片设计、工艺制程、测试团队深度协作，推动技术从研发到量产的落地。

任职要求：

硬性条件：

1、硕士及以上学历，微电子、电子工程、材料科学等相关专业；

2、3年以上先进封装开发经验，至少主导过1个HBM或3D封装量产项目；

3、精通芯片架构设计原理，熟悉DRAM/逻辑芯片的互连拓扑与功耗模型；

4、掌握主流封装设计工具（如Cadence APD/SiP, Mentor Xpedition）；

5、对JEDEC HBM标准、TSV工艺、晶圆级封装有深刻理解。

加分项：

1、拥有3D封装结构、热仿真优化等领域专利；

2、熟悉AI加速芯片与存储器的协同封装方案（如Near-Memory Computing）。