数字IC验证工程师

2. 应用UVM/VMM验证方法学，根据SPEC完成环境搭建，撰写测试计划，测例编写，运行调试，生成报告等。

3. 使用脚本语言，维护更新验证环境。

4. 其他相关的验证工作。

任职要求：

1. 硕士及以上学历，电子、通信、计算机等相关专业。

2. 有5年以上相关工作经验。

3. 熟悉Verilog和Systemverilog，熟练使用脚本语言如Perl, Shell, Tcl等，熟练使用逻辑仿真及调试工具，如VCS, Verdi等。

4. 熟悉UVM优先。有成功的Tapeout经验者优先。

5.善于学习，团结进取，勇于挑战。

我们将提供：

1. 强大的产业背景：10年+半导体行业沉淀，拟IPO

2. 工作时间：5天8小时制，午休1个半小时，有一定的弹性空间

3. 全面的薪酬激励：基本薪资、业绩奖金、项目奖金、股权激励、专利奖金、人才推荐奖等

4. 健全的福利体系：入职即购买五险一金、统一购买重疾险、体检、带薪年假、带薪病假、生日礼金、结婚礼金、生育礼金、节日礼金、误餐补贴等

5. 丰富的员工活动：月度团建、年会、生日会、周年庆旅游、羽毛球、篮球等社团活动

6. 广阔的成长空间： 技术路线和管理路线双发展通道

7. 良好的团队氛围：偏平化管理、人际关系简单、愿意分享、团结互助