版图工程师（锐）

1. 充分考虑版图各类效应，通晓各类工艺，设计出最优面积跟布局的存储版图；

2. 熟悉各个代工厂提供的工艺参数以及设计规则，能够根据需要修改 foundry 工艺文件，能够使用 perl 语言等编制应用相关的脚本文件；

3. 具备半导体器件和工艺的知识，掌握基本电路的工作原理，设计关键点，协助器件工程师完成testKey bitcell 版图设计布局及CHIP版图；

4. 优化调整NVM版图array，density及其他外围模块，搭建自动化生成不同容量规格版图流程

5. 配合电路，器件团队需求，统筹管理团队保质保量按时完成NVM版图设计，人员工作安排，新人培养，团队梯度建设。

任职资格：

1. 10年及以上存储类产品或是IP版图设计经验，能独立完成整个 CHIP 的绘制；有脚本开发能力者比如skill perl tcl 语言优先

2. 熟悉55nm或以下工艺，有FinFET经验优先；电源方向有限；

3. 能熟练运用Virtuoso版图工具和Calibre物理验证工具；

4. 熟悉半导体工艺和制程；

5.充分考虑匹配、屏蔽保护、互联线宽、寄生优化，熟悉Latch-up、ESD、天线效应在版图设计中的解决方案；

6.善于沟通，责任心强，积极上进，有团队协作精神。