CAD 工程师（数字）

2、 协助项目负责人完成芯片前期工艺评估、面积评估、功耗评估等工作；

3、 协助制定全芯片的Timing ECO和Timing Signoff策略4、 协助后端完成CTS、P&R Timing、IR Drop分析等相关工作；

5、 协助前端完成芯片功耗仿真及优化等相关工作；

6、 负责芯片中的逻辑综合，形式验证，静态时序分析，低功耗分析，相应环境搭建及维护。建立从synthesis到timing sign-off完整的Flow平台。

7、 配合设计完成PPA的迭代优化，协助APR团队完成后端设计；

8、 负责完成全芯片的时序收敛，静态时序分析和Timing Signoff工作9、 负责时序约束的整合、生成及检查等 岗位要求：

1、电子、通信、计算机或微电子相关专业；

2、具有良好的沟通能力、较强的协调能力以及团队合作意识；

3、熟悉rtl2netlist相关flow(包括DFT、Synthesis、FM、PT、等），具备独立完成模块级别的rtl2netlist相关工作能力；

4、有SOC Chiptop Timing Signoff和Timing ECO工作经验者优先5、掌握Tcl，python，shell脚本编写6、理解静态时序分析原理及SDC，熟练掌握相关STA工具(PrimeTime)的使用