数字后端主管工程师

1. APR/STA senior engineer负责完成从netlist到GDS的数字后端工作，TOP或者block级别，包括PR（place and route），STA（Static timing analysis），PV（physical verification），PA（power Analysis）等工作.

2. 和数字前端工程师合作debug timing，sdc，UPF等问题，完成中等难度以上block 级别或者TOP PD工作.

3. pre/post mask eco

4. 与设计团队合作，负责数字面积评估及优化

任职要求：

1. 微电子相关专业，本科及以上学历

2. 7年以上工作经验，熟悉从Netlist至GDS的完整设计流程

3. 熟练使用 innovus/ICC2, PT/tempus, lec/formality , starrc/QRC, PTPX/voltus, calibre等相关设计工具的某一套或几种

4. 具有14nm以下工艺芯片成功tapout经验者优先，具有低功耗设计芯片工作经验者优先

5. 具有TOP PnR工作经验经验者优先；（ top level partition, bump assignment, RDL routing, ESD plan, feedthrough inserting, pin assignment…etc）

6. 具有TOP STA 经验者优先

7. 具有PCIE , DDR 等高速接口PnR经验者优先

8. 较好的英文读写交流能力

9. 具有创新能力和团队合作精神

Location:

北京/上海/南京