工艺工程师

1，前期规划：芯片布局（Floor plan）、基板设计协同、物料选型（如芯片、无源元件、封装材料）；

2，核心工艺：芯片贴装（Die Attach，如共晶焊、导电胶粘接）、引线键合（Wire Bonding，如金线、铜线键合）、倒装焊（Flip Chip，如 C4 凸点焊接）、底部填充（Underfill）、灌封 / 包封（Molding，如环氧树脂灌封）、植球（Solder Ball Attachment）、切割（Singulation）；

3，后期验证：工艺参数调试、良率优化、可靠性测试（如温度循环、湿热测试、振动测试）。

问题解决经验：有独立解决 SIP 量产中工艺异常的经验，如键合虚焊、底部填充气泡、焊点开裂、封装体翘曲等问题，能通过 DOE（试验设计）、FMEA（失效模式与影响分析）等工具定位根因并制定改进方案。

二，工艺技术能力（核心）

1，全流程工艺掌握：精通 SIP 各环节工艺原理与参数控制，例如：

芯片贴装：掌握共晶焊温度 / 压力 / 时间参数调试，能解决贴装偏移、空洞率过高问题；

键合工艺：熟悉金线 / 铜线键合的超声功率、压力、键合温度设置，理解键合强度测试（如拉力、推力测试）标准；

封装可靠性：掌握 JEDEC、AEC-Q100 等行业可靠性标准，能设计并执行 SIP 可靠性验证方案（如 TC、THB、HTSL 测试），分析失效机理。

2，材料与设备认知：

材料：了解封装基板（如 BT 基板、ABF 基板）、焊料（如 SnAgCu 合金）、底部填充胶、包封树脂等材料的特性及选型标准，能评估新材料导入的工艺兼容性；

设备：熟悉 SIP 关键设备操作与维护逻辑，如高精度 Die Bonder（ASM、K&S 品牌）、Wire Bonder、Molding Machine、X-Ray 检测设备（用于检测焊点质量）、AOI 设备（用于外观缺陷检测）。

三、文档能力要求

1，数据分析：熟练使用 Minitab、JMP 等工具进行 DOE 试验设计与数据统计分析，或使用 Excel 进行工艺参数趋势分析；

2，文档管理：能编写 SOP（标准作业指导书）、FMEA 报告、工艺改进报告，熟悉 ISO 9001等质量管理体系文档要求。

【任职要求】

1、电子科学与技术、微电子学与固体电子学、材料科学与工程、机械工程（精密制造方向）、自动化等相关专业；

2、本科及以上学历；

3、持有半导体行业相关认证（如 ISO 9001 内审员、其他内审员）优先；

4、有 Chiplet（芯粒）、裸片叠装工艺与 SIP 结合的工艺经验，或熟悉先进互连技术（如 TSV 硅通孔、Cu-Cu 直接键合）优先；

5、先进封装技术迭代快（如从传统 SIP 向 3D SIP、Chiplet 集成演进），需主动学习新技术、新材料；同时需应对量产爬坡期的工艺压力（如良率低、交付紧张），具备较强的抗压能力与时间管理能力。