应届-验证工程师-上海-00206

1. 了解仿真和验证的基础和范围；

2. 具备Verilog语言的基本编程技能；

3. 了解验证环境的基本要素；

4. 能够运行RTL和gate-level模拟/回归；

5. 代码/功能覆盖开发，分析和结束；

任职要求

1. 电子工程、微电子工程、计算机科学或相关专业的本科、硕士或博士毕业生；

2. 熟悉ASIC/FPGA设计流程；

3. 熟悉设计和验证语言(Verilog, System Verilog, SVA等)；

4. 优先考虑具备脚本和自动化技能（如tcl, perl, makefile等）；

5. 熟悉C语言或C++；

6. 独立和自我管理能力；

7. 具备合作和团队精神。