数字后端工程师

1、参与数字集成电路的后端设计流程，包括布局规划、布线、时序优化、功耗分析及验证等工作。

2、与前端设计团队紧密合作，确保设计满足性能指标、功耗和面积要求。

3、使用先进的EDA工具进行芯片物理实现，提高设计质量和效率。

4、分析并解决后端设计中遇到的技术难题，持续优化设计方案。

5、编写设计文档，记录设计过程及关键决策点，确保设计可追溯性。

任职要求：

1、学历背景：本科及以上学历，电子工程、微电子、计算机科学与技术或相关专业2024年应届毕业生。硕士及以上学历优先考虑。

2、专业知识：熟练掌握数字电路基础、半导体物理、集成电路设计原理等专业知识。

技能要求：

3、熟悉EDA工具（如Cadence Innovus、ICC、Genus、Tempus等）的使用，有实际项目经验者优先。

4、了解数字后端设计流程，包括Floorplan、Place&Route、Timing Closure、Power Optimization等。

5、具备良好的Verilog/SystemVerilog代码阅读能力，了解RTL到Gate-level的转换过程。

6、熟练掌握至少一种脚本语言（如Tcl、Perl、Python等），用于自动化设计流程。

综合素质：

1、具备良好的逻辑思维能力、分析问题和解决问题的能力。

2、责任心强，具备良好的团队合作精神和沟通能力。

3、对集成电路设计有浓厚的兴趣和热情，愿意持续学习并跟踪行业***动态。

4、能够承受一定的工作压力，按时完成项目任务。