模拟集成电路设计工程师（PLL）

2.熟练掌握模拟IC电路设计方法，对半导体器件以及工艺流程有比较深入的了解，熟悉并深刻理解CMOS工艺;

3.精通模拟IC设计流程及规范，熟悉常用模拟集成电路EDA设计仿真工具，如Cadence-Spectra、VirtuosoCalibri、ADS等，熟练操作CMOS版图设计，具有清晰的布版逻辑;模拟IP设计;

4.至少拥有1~2款CMOS芯片的成功流片经验，具有PLL/Bandgap/LDO/DC-DC等一项或多项模拟电路设计经验;

5.具备良好的团队合作能力，沟通能力，学习能力及问题分析处理能力，能与研发团队成员一起完成既定目标;