UVM验证工程师

1. 负责验证环境与流程的开发与维护

2. 根据模块/子系统/测试单元的功能规格完成功能点分析并制定验证测试计划

3. 使用SystemVerilog/C/C++完成模块或者单元级测试用例开发与验证组件开发

4. 完成功能覆盖率分析以及代码覆盖率分析，完成增量测试用例开发直到达到验证交付标准。

5. 测试用例仿真、调试与迭代，以及回归

6. 完成模块的RTL前仿以及门级后仿

任职要求：

1. 微电子、通信，计算机类相关专业本科以上学历，5年以上相关工作经验

2. 有过大型数字SOC流片经验

3. 熟悉芯片开发及验证流程，精通验证相关EDA工具并熟练掌握UVM等验证方法学。

4. 熟练掌握System Verilog硬件设计语言以及C/C++/System C类建模语言，有较强的脚本（Perl、Python、Shell等）编程能力

5. 有AXI/AMBA/APB/Trace&Debug等ARM总线经验者优先

6. 熟练使用仿真工具，比如iRun/Ncsim, VCS,Verdi等。

7. 良好英文口语与书写能力者优先