数字设计/数字验证工程师

(2)负责RTL设计与仿真，layout前/后仿真,协助系统团队进行UVM/FPGA验证。

(3)负责数字信号处理器RTL的设计与验证

(4)负责ARM32位单片机设计，AXI/AHB/APB系统总线设计与IP整合

(5)配合模拟/系统/算法组完成工作

(6)熟悉USB通信协议者优先。

任职要求:

(1)电子工程专业本科、硕士以上学历:

(2)熟练使用VerilogRTL and System Verilog

(3)3年以上工作经验，熟悉ASIC设计流程，熟悉VCS、design Compiler、PrimeTime等IC设计工具

(4)熟悉Per1、TCL、SHELL等脚本语言

(5)有数字信号处理设计经验者优先;

(6)有系统verilog/UVM验证方法学编程经验者优先

(7)有低功耗设计/验证经验(多电压、功率门控、UPF/CPF等)者优先

(8)有FPGA验证经验者优先

(9)了解I2C、SMBUS、SPI、UART等通信接口者优先;

(10)有逻辑综合、形式验证、静态时序分析、DFT经验者优先。