标准单元库版图工程师 (职位编号：H＆44)

1、负责标准单元库(stdcell)版图全流程操作，优化并绘制STDCELL Layout，批量RC Extraction，提取timing lib,完善verilog文件及相应Design kit产生及DK质量检查，负责逻辑门功能仿真及delay仿真与优化；

2、负责相关流程的自动化脚本开发及维护；

3、熟悉各个代工厂提供的工艺参数以及设计规则，能够根据需要修改 foundry 工艺文件，能够使用 perl 语言等编制应用相关的脚本文件；

4、具备半导体器件和工艺的知识，掌握基本电路的工作原理，设计关键点，保证质量并完成相应工作，做好 Floorplan；

5、根据电路设计工程师的要求进行版图设计工作，包括验证 DRC, LVS, ERC 等。

任职资格：

1、3年以上版图设计经验，能独立完成整个 CHIP 的绘制；

2、熟悉55nm或以下工艺，有FinFET经验优先；电源方向有限；

3、能熟练运用Virtuoso版图工具和Calibre物理验证工具；

4、熟悉半导体工艺和制程；

5、充分考虑匹配、屏蔽保护、互联线宽、寄生优化，熟悉Latch-up、ESD、天线效应在版图设计中的解决方案；

6、善于沟通，责任心强，积极上进，有团队协作精神。