版图设计工程师 TEG Design Engineer (职位编号：J13201)

1. 负责版图设计和验证，熟练使用LVS，DRC，LVL等验证工具完成全流程检查；

2. 参与testkey(TEG)设计优化，具备TEG版图优化、功能模块开发及测试结构设计经验；

3.与设计和工艺工程师进行充分的沟通，保证项目按时准确交付。

任职资格:

1.硕士及以上学历，半导体、物理学、材料科学与工程、微电子等专业；

2.至少3年以上半导体行业经验，在版图设计和验证上有丰富的经验；

3.熟练掌握 cadence virtuoso 或华大Aether等EDA工具；

4.熟悉半导体测试流程，如晶圆测试、可靠性测试；

5.良好的团队协作能力和横向沟通能力。